晶圆代工业者格罗方德(Globalfoundries)首席技术官Gary Patton透露，其22FDX全耗尽型绝缘层上硅(fully-depleted silicon-on-insulator，FD-SOI)工艺技术可望今年稍晚上市，而目前该公司正在开发后续工艺。
Globalfoundries声称其针对不同应用优化的22FDX平台四种工艺，能提供媲美FinFET技术的性能与省电效益，而成本则是与平 面28纳米CMOS工艺相当;其工艺的反偏压(back-biasing)特性，能供从性能动态改变晶体管运作的机会，将泄漏电流最小化。
不过目前先进IC工艺仍以FinFET技术为主流，该工艺获IP供应商以及各大晶圆代工业者拥护，包括Globalfoundries自己;而三星(Samsung)的晶圆代工厂也有提供28纳米FD-SOI工艺。
Patton在IBM担任研究人员多年，是在Globalfoundries收购IBM的半导体业务之后加入该公司;他在参加近日于布鲁塞尔举行的 年度Imec科技论坛时，于场边接受EE Times欧洲版编辑访问表示：“我们认为FinFET与FD-SOI都很适合移动应用领域。”
根据Patton指出，其工艺技术研发始于美国纽约州的Malta晶圆厂，并已经转移至德国的Dresden生产线;其良率达成已经比预计时间表提前，目前的焦点集中在建立设计IP库。
Globalfoundries正在与一家名为Invecas的IP供应商合作，为14纳米FinFET工艺与22纳米FD-SOI工艺开发基础IP;而Globalfoundries准备在2016年底为客户进行22FDX工艺试产，量产时程则预计在2017年。
Patton认为，FinFET工艺的高驱动电流特性非常适合在大型芯片驱动信号线，因为这类芯片需求持续性能;不过对于较小型芯片以及对功耗较敏感的芯片，FD-SOI就是更好的选择。Patton也指出，FinFET有一种量化驱动机制(quantized drive regime)，开发工程师必须选择1个、2个甚至更多的鳍(fin)，但这并不适合模拟或射频(RF)信号。
虽然Globalfoundries力捧22FDX工艺在物联网(IoT)应用模拟与RF组件生产上的优势，Patton指出该工艺也能因应数字 IC需求：“有许多移动应用数字芯片都是采用65纳米与40纳米工艺，比起将之转移至其他平面工艺，例如FD-SOI，改用FinFET工艺的成本很高。”
不过Globalfoundries 的FD-SOI工艺──起源是IBM的研究案，后来由意法半导体(STMicroelectronics)以及现在的Globalfoundries与三星所拥护──有个艰苦的孕育期，在一开始与意法半导体签署技术授权协议后，又过了四年才于Dresden晶圆厂量产。
随着FD-SOI的潜在设计案有可能别抱16纳米或是10纳米FinFET工艺，缺乏技术蓝图有可能会成为FD-SOI的劣势之一;当代IC设计牵涉大量的专有IP或是来自第三方合作供货商的IP，因此工艺的延续性成为受关注的重点。
对此Patton表示：“我们下一代的全空乏工艺已经在Malta进行开发，”但他并未确认是哪个工艺节点;究竟目前最小的工艺节点是多少仍有争 议，例如台积电(TSMC)将推出的10纳米与7纳米工艺，组件特征尺寸(feature sizes)分别是20纳米与14纳米，而以32纳米或36纳米的间距(pitch)进行生产。
