高性能模拟与混合信号IC领导厂商Silicon Labs(芯科实验室有限公司)今日宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基，推出业界最高频率灵活性和领先抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树“系列产品包括高性能时钟发生器和高集成度Multi-PLL抖动衰减器。这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能，设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备(包括边缘路由器、交换机、存储和服务器)等应用的成本和设计复杂度。
网络带宽需求的迅猛增长，以及互联网基础设施和数据中心系统复杂度的不断增长，正在驱动着对多样化的频率、输出格式和电压水平时钟的强烈需求。此外，为了实现超高速10/40/100G网络，对于抖动性能的需求也是非常苛刻的。由于传统时钟解决方案灵活性和集成度的限制，硬件设计人员通常被迫采用高成本和结构复杂的时钟发生器、抖动衰减器、振荡器和缓冲器组合方案，以便完成他们的时钟树设计。为了解决这些工业需求所面临的问题，Silicon Labs的新型Si534x抖动衰减器和时钟发生器凭借业内领先的频率灵活性和片上时钟树整合技术，在单芯片时钟IC中集成了所有分立时钟器件功能，从而实现了一个高效、具有成本效益的时钟解决方案。
Silicon Labs的Si5347/46/45/44/42抖动衰减器和Si5341/40时钟发生器，提供了一个通过I2C可配置的融合了业内领先频率转换能力和最佳抖动性能(<100fs RMS)的平台。通过集成多达4个的独立抖动衰减PLL和多达5个的超低抖动MultiSynth分数合成器，Si534x系列产品有能力生成多达10路的时钟输出，并且支持100Hz-800MHz任意频率组合和各种用户可选的时钟信号输出格式(LVPECL、LVDS、CML、HCSL、 LVCMOS)。高集成度和频率灵活性消除了传统上所需的多个时钟IC、离散电平转换、环路滤波器和电源滤波器组件，显著降低了物料(BOM)成本和设计复杂度，同时仍然能够提供超过10/40/100G网络所严格规定的抖动参数范围50%的抖动性能。
使用ClockBuilder Pro简化时钟树设计
凭借Silicon Labs的Si534x系列产品和新版ClockBuilder Pro软件，高性能时钟配置变得前所未有的简单和快捷。ClockBuilder Pro设计旨在帮助系统设计人员为他们的应用进行快速和便捷的Si534x时钟定制。这种易于使用的软件集成了相等于150工程师年(engineer- years)的Silicon Labs的DSPLL®时钟技术和应用专业知识，从而简化时钟树设计，缩短产品上市时间。使用直观的ClockBuilder Pro GUI，设计人员能够在不到5分钟内快速完成复杂的设备配置，最大限度的减小了软件开发成本。
Silicon Labs也为移动设备提供了免费的ClockBuilder Go应用程序，进一步简化了设计过程。系统设计人员通过利用Silicon Labs内建在应用程序中的频率计划逻辑算法合成任意时钟频率，能够快速在他们的智能手机或平板电脑上开启他们的时钟树设计。ClockBuilder Go目前可支持iOS的移动设备，而支持Android操作系统的软件版本将在下半年发布。
系统设计人员再也无需花费数月时间去等待定制的时钟芯片，简单的通过ClockBuilder Pro软件把他们的定制配置上传到Silicon Labs，工厂预编程的Si534x时钟样片即可在2周内供货。凭借业内最短的定制样片交货时间，将可大大缩短整个产品开发周期。
Silicon Labs副总裁兼定时产品总经理Mark Thompson表示，“为了满足互联网基础设施复杂度增加所带来的挑战，硬件开发人员需要采用更先进的时钟解决方案，以便简化系统设计、缩短产品上市时间。Silicon Labs易于使用的ClockBuilder Pro软件和高性能Si534x系列产品相结合，可为时钟合成与抖动衰减需求提供当前最佳解决方案，为高速数据传输应用提供卓越的抖动性能与频率灵活性。”
