高性能模拟与混合信号IC领导厂商Silicon Labs(芯科实验室有限公司)日前宣布针对消费电子和嵌入式应用推出业界最小尺寸的符合PCI Express(PCIe)标准的时钟发生器芯片，在这些应用中可靠性、板面积、器件数量和功耗通常是其关键设计要素。设计旨在满足PCIe Gen 1/2/3标准的严格规范，新型的Si50122时钟凭借Silicon Labs低功耗PCIe和CMEMS技术为各类应用提供了节能、免片外晶体的时钟解决方案，这些应用包括数字录像机和静态照相机、IP机顶盒、高清视频流播放机、高清晰度数字电视、家庭娱乐和音频系统、多功能打印机、消费类和小型商业存储设备、家庭网关和无线接入设备等。
Si50122是第一个集成Silicon Labs CMEMS专利技术的时钟发生器芯片。片内的CMEMS谐振器为芯片内的CMOS时钟电路提供了一个稳定的频率参考，省去了通常所需的大体积、分立的石英晶体。通过利用CMEMS技术，Si50122 PCIe时钟提供了极佳的抗冲击和抗振动性，即使在恶劣的条件下(例如极端温度变化)也能够确保高可靠性并保证性能。手持消费电子产品容易遭遇碰撞或跌落的情况，使用稳固的CMEMS PCIe时钟发生器而不是基于晶体的解决方案，能够消除由于石英谐振器损坏而导致系统故障的风险。
支持极小的2mm x 2.5mm 10引脚TDFN封装，Si50122是业内现有的最小尺寸的PCIe时钟发生器，也是业内最低功耗的免片外晶体的PCIe时钟解决方案。结合了业内领先的小尺寸和超低功耗，Si50122成为采用PCIe互联标准的空间受限的手持和电池供电型消费电子和嵌入式应用的最佳解决方案。
为了降低系统成本、功耗和器件数量并简化电路板设计，Si50122 PCIe时钟发生器采用了低功耗的“推挽(Push-pull)”式HCSL输出缓冲器，省去了HCSL输出通常所需的所有外部终端电阻。而竞争对手芯片通常使用传统的输出缓冲器架构，其需要1个电源电阻器以及每个输出端口上多达4个终端电阻器，这迫使设计人员在使用2路输出器件时要管理多达9个片外电阻器。通过省去众多的片外器件，推挽技术使得设计人员能够在输出引脚和接收器之间使用直连线，从而获得更可靠的信号完整性。其他大多数PCIe时钟供应商通常采用传统的恒流(constant-current)技术，相较之下，在输出缓冲器中采用推挽技术功耗可降低60%以上。
Si50122 PCIe时钟芯片提供2路低功耗100MHz差分HCSL输出和1路25MHz LVCMOS时钟输出。由于它是免片外晶体的解决方案，因此它不需要片外25MHz参考时钟源。正如Silicon Labs全部的PCIe计时IC产品组合一样，Si50122芯片完全超越了PCIe Gen 1/2/3标准中对于抖动性能的要求，并且支持可选的扩频调制功能以进一步降低电磁干扰(EMI)。
Silicon Labs计时产品营销总监James Wilson表示，“随着当今功耗和空间受限的消费电子和嵌入式产品不断采用PCIe标准，开发人员需要新一代PCIe时钟解决方案以最小化功耗、BOM 数量和电路板面积。我们设计新型的基于CMEMS的免片外晶体Si50122 PCIe时钟，旨在为快速扩展的PCIe市场提供高集成度、低功耗、高可靠性和设计的简易化”。
