根据日前举办的PCI特殊兴趣小组(PCI SIG)开发商大会的简报和展示， PCI Express的一批人员正在缓慢稳步前进，以提高数据率并把它扩展到新的应用领域。
一些供应商展示了具有双倍数据率的Express2.0版本芯片原型，其中包括英特尔，该公司预计在年底前向客户提供首批支持该规范的芯片组。此外，PCI SIG成员也透露了有关早期工作的更多细节，该工作旨在努力研究出可能在2009年下半年成功推出的下一代产品架构。
此外，至少有一家供应商展示了一种工作版PCI Express，它利用电缆来扩展在单个机架内或机架外的服务器I/O。该小组也报告了针对高端形和针对服务器I/O虚拟化的规范工作进程。
本次大会的一个重点是向Express 2.0的转变。 ARM、LSI、NEC和Synopsys对典型的物理层模块进行了基本的演示，该模块能处理多达5G Transfers/s的规范，其中的部分模块采用了现行6.25Gbps的串行器/解串器。
英特尔公司展示了此前没有发布过的AMD和NVidia图形芯片，这种芯片以该公司针对工作站的Stoakley芯片组为基础，而工作站可提供两个Express 2.0端口，每个端口支持16个并行通道。这一芯片组将较早地应用于技术类计算系统中，英特尔服务器事业部I/O专家David Fair如是说。
LSI公司的Harmel Sangha表示，图形应用被认为是下一代Express的主要驱动力，然而，下一代10Gbps的网络卡也将采用Express 2.0。
PCI SIG正在对Express 2.0的兼容性测试进行改进，并承诺在9月初于圣何塞举办的Plugfest(测试和互操作性检测)之前，完成该工作。供应商们希望在此次会议后就能向客户提供生产版的兼容产品。
为了获得更快的数据传输，Express 2.0把容许的抖动削减了一半，并且把提供2.5 G Transfers/s的1.1规范版本中的阻抗从100 Ohms压缩为85 Ohms。 在一些情况下，单个连接器的长度也从12英寸缩短为6-8 英寸，并且两个连接器的实现将需要内层线、而不是表层线。这些新的规范也要求有一些自适应的发送器去加重功能。
确定新功能和Express 3.0
个别的供应商目前已经有一种通过电缆连接的PCI Express 1.1设置并处于运行状态。PLX Technology展示了把两个独立的机架通过电缆连接的Express链接起来，以扩展可能由一个服务器支持的I/O卡的数量。 尽管One Stop Systems未出席此次大会上，但该公司将要开始提供采用通过电缆连接的Express的各种设计。
此外，PCI SIG正在开发一种用来支持高端图形卡的标准，这种卡的功耗将从目前的150W 增加到高达300W。最终的规范将于今年底准备就绪。
PCI SIG也正着手努力推进在Express上创建一种针对I/O虚拟化的标准。这种通过虚拟化在一个系统上创建独立软件分割的能力一直是热门功能之一，随着多核处理器的增长，它已经出现在主流计算应用之中。
该小组于三月完成了针对地址表查找功能的标准，它就是该规范的基础。今年秋季将完成在单个CPU系统中实现I/O虚拟化的标准，另一个针对多处理系统的标准也将在今年底之前完成。
展望未来，PCI SIG正在若干前沿展开工作，以定义可能于2009年出现在产品之中的Express 3.0版本。工程师们仍在就是否以8或是10 G Transfers/s为目标的问题而辩论。利用1.1版本的Express，较高的速率可能会破坏兼容性，而更低的选择可能不足以引人注目，难以推动行业的采用。
为了了解如何实现该规范的问题，工程师们正在提取大量参数的特征，今年的目标是在2008年之内确定的一套参数。他们的总体目标是定义一种用65纳米硅进行大批量生产可能具有成本效益的规范。
“有大量的仿真工作目前正在进展之中，” 负责PCI SIG串行技术工作小组的来自英特尔公司的工程经理Ramin Neshati说道。
此外，一个工作小组正在努力研究如何修改Express 3.0事务处理层，目的是把反应时间至少缩短10%，与此同时，提高实际传输带宽。由于编码和通讯协议的开销，2.0 版本通常只能实现其理论上5 Gbps吞吐量的约70%左右。另外，还有两个工作小组也正在考虑修改3.0版本，其中，一个工作小组正着手创建一种降低Express器件的数据率或链接带宽，同时，又能处理有用任务的方式；另一个工作小组正致力于找到一种配合操作系统和设备驱动器工作的途径，从而更有效地执行Express命令。
