IEEE批准SystemVerilog和Verilog标准

美国电气和电子工程师协会(IEEE)日前批准了硬件描述语言SystemVerilog和Verilog的标准。

IEEE表示，新的Verilog标准（IEEE 1364-2005）是对现行标准的改进，解决了一些定义不清的问题并纠正了一些错误。

Verilog语言在芯片设计领域中占主导地位，SystemVerilog（IEEE 1800）扩展了Verilog语言的功能，可以应付更加复杂的半导体设计。SystemVerilog是硬件描述规范的统一语言，是在IEEE标准协会中发展起来的。

IEEE称，SystemVerilog 1800标准提高了硬件设计、规范、仿真和确认的效率，特别是提高了大型门电路、基于IP和高密度总线芯片的效率。SystemVerilog 1800标准是以Accellera标准组织的SystemVerilog 3.1a硬件语言为基础的。

SystemVerilog 1800和Verilog 1364标准工作组主任Johny Srouji说,“IEEE 1800标准使得Verilog HDL保持了其竞争力，它的设计语言更加强大、简明，使得工程师可应付更加复杂的设计。