基于VHDL的SDRAM控制器的实现

在详细阐读SDRAM数据文档的前提下，参考ALTERA公司的IP core,利用可编程器件（CPLD,FPGA）设计了一种通用的SDRAM控制器。它具有很高的灵活性，可以方便地和其它数据采集分析系统中。在该系统中，以SDRAM存储阵列缓存中频来的高速数据。存满后，数据被慢速读出至数据处理模块。