高速数据采集系统

高速数据采集系统PCI总线

　　PCI总线是一个地址/数据、命令/字节选择信号复用的总线。它采用主从信号双向握手的方式来控制数据的传输,其接口电路设计与传统总线接口电路设计没有大的区别。一般来说,一个PCI接口电路应当完成以下几种功能：（1）地址译码及命令译码,由于PCI总线可以采用正向方式和负向方式进行译码。因此用户应视应用情况选择适当的译码方式。一般选择正向译码;为保证不会出现地址冲突,最好采用全地址译码;命令信号线C/BE[0～3]必须能加译码。（2）地址产生电路。PCI的突发传输方式包括一个地址周期和若干个数据周期,因此在PCI接口电路中必须包含高速的地址产生部件,用于向后级应用电路提供连接的地址。（3）控制信号的产生。PCI总线上的数据传输基本上由FRAME、IRDY、TRDY和DEBVSEL 4根信号线控制,因此必须根据主从设备的忙闲情况相应产生这些控制信号。另外,PCI接口电路还应完成地址锁存及数据分离、命令锁存及字节选择信号分离的功能。值得注意的是：在设计这个功能时必须考虑到PCI规范中信号的负载能力。实现PCI总线控制器大体有两种方式：使用可编程器件和专用接口芯片。采用EPLD和FPGA等编程逻辑器件的优点在于其灵活的可编程性。专用芯片可以实现完整的PCI主控模块和目标模块接口功能,将复杂的PCI总线接口转换为相对简单的接口。用户可以集中精力于应用设计,而不是调试PCI总线的接口,明显缩短了开发时间。

高速数据采集系统主模式操作

　　主模式操作就是允许本地的CPU访问PCI总线上的内存和I/O接口。模式选择必须在PCI命令寄存器中使能给出,如PCI主设备存储器和I/O范围寄存器、PCI基址寄存器、主设备配置和命令寄存器等。主模式操作包括PCI主设备存储器和I/O译码、PCI主设备存储器和I/O配置访问、PCI双地址周期访问、PCI主设备存储器写并无效等操作。

高速数据采集系统从模式操作

　　从模式就是允许PCI总线上的主控设备访问局部总线上的PCI 9054的配置寄存器或内存,支持突发和单周期动模式传输。PCI 9054通过16字长的PCI从设备读FIFO和32字长的PCI从设备写FIFO来支持从PCI总线到局部总线上的突发或单周期的存储器映射访问和I/O映射访问。PCI基址寄存器用来设定PCI存储器和I/O空间的地址。从模式操作包括延时读操作、提前读操作等。

高速数据采集系统DMA操作

　　PCI 9054有一个强大的双通道分散/收集DMA控制器,支持PCI主机和适配器内存的高铲公安厅发传输。两个独立的DMA通道能从局部总线到PCI总线和从PCI总线到局部总线传输数据。每个通道包括一个DMA控制器和一个专用双向FIFO。两个通道都支持块传输、分散/收集传输、应用或者不用EOT传输等。模式选择必须在PCI 9054成为一个PCI总线主设备之间主设备使能位（PCICR[2]）使能。另外,两个DMA通道都能编程实现8、16或32bit局部总线带宽;使能/使无效内部等待周期;使能/使无效局部总线突发传输;执行PCI存储器写并无效操作;设置PCI中断（INTA）或者是本地中断（LINT）等。