1971年，美国学者j.Tierney等人撰写的"A Digital Frequency Synthesizer"-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。近10年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。
系统工作原理：
给整个系统上电后,单片机启动DDS、对LCD进行初始化，预置完毕后向单片机发出一应答.接着单片机读取存储芯片中作为系统缓存器的数据，送到LCD显示，把LCD显示的内容转换为DDS的频率数据，然后送给已经启动DDS芯片，输出相应的频率。然后进入键盘扫描程序，判断键盘按下，如有效键按下单片机则执行送显示等。然后返回键盘扫描程序处于等候状态。
在频率合成（FS, Frequency Synthesis）领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环（fractional-N PLL Synthesis）等，直接数字合成(Direct Digital Synthesis－DDS)是近年来新的FS技术。单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D/A变换器产生所需的数字波形（通常是正弦波形），这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形。如图2所示，通过高速DAC产生数字正弦数字波形，通过带通滤波器后得到一个对应的模拟正弦波信号，最后该模拟正弦波与一门限进行比较得到方波时钟信号。
DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此之外，DDS的固有特性还包括：相当好的频率和相位分辨率（频率的可控范围达μHz级，相位控制小于0.09°）,能够进行快速的信号变换（输出DAC的转换速率300百万次/秒）。这些特性使DDS在军事雷达和通信系统中应用日益广泛。
其实，以前DDS价格昂贵、功耗大（以前的功耗达Watt级）、DAC器件转换速率不高，应用受到限制，因此只用于高端设备和军事上。随着数字技术和半导体工业的发展，DDS芯片能集成包括高速DAC器件在内的部件，其功耗降低到mW级（AD9851在3.3v时功耗为650mW），功能增加了，价格便宜。因此，DDS也获得广泛的应用：现代电子器件、通信技术、医学成像、无线、PCS/PCN系统、雷达、卫星通信。
ＤＤＳ基本原理及性能特点
ＤＤＳ的基本原理是利用采样定理，通过查表法产生波形。ＤＤＳ的结构有很多种，其基本的电路原理可用.
相位累加器由Ｎ位加法器与Ｎ位累加寄存器级联构成。每来一个时钟脉冲ｆｓ，加法器将频率控制字ｋ与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是ＤＤＳ输出的信号频率。 用相位累加器输出的数据作为波形存储器（ＲＯＭ）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到Ｄ／Ａ转换器，Ｄ／Ａ转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 ＤＤＳ在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
（１）输出频率相对带宽较宽
输出频率带宽为５０％ｆs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到４０％ｆs。
（２）频率转换时间短
ＤＤＳ是一个开环系统，无任何反馈环节，这种结构使得ＤＤＳ的频率转换时间极短。事实上，在ＤＤＳ的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。ＤＤＳ的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。
（３）频率分辨率极高
若时钟ｆs的频率不变，ＤＤＳ的频率分辨率就由相位累加器的位数Ｎ决定。只要增加相位累加器的位数Ｎ即可获得任意小的频率分辨率。目前，大多数ＤＤＳ的分辨率在１Ｈｚ数量级，许多小于１ｍＨｚ甚至更小。
（４）相位变化连续
改变ＤＤＳ输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。
（５）输出波形的灵活性
只要在ＤＤＳ内部加上相应控制如调频控制ＦＭ、调相控制ＰＭ和调幅控制ＡＭ，即可以方便灵活地实现调频、调相和调幅功能，产生ＦＳＫ、ＰＳＫ、ＡＳＫ和ＭＳＫ等信号。另外，只要在ＤＤＳ的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当ＤＤＳ的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。
（６）其他优点
由于ＤＤＳ中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。
采用DDS的AD9851
本系统采用了美国模拟器件公司采用先进DDS直接数字频率合成技术生产的高集成度产品AD9851芯片。AD9851是在AD9850的基础上，做了一些改进以后生成的具有新功能的DDS芯片。AD9851相对于AD9850的内部结构，只是多了一个6倍参考时钟倍乘器，当系统时钟为180MHz时，在参考时钟输入端，只需输入30MHz的参考时钟即可。如图4（AD9851内部结构）所示，AD9851是由数据输入寄存器、频率/相位寄存器、具有6倍参考时钟倍乘器的DDS芯片、10位的模/数转换器、内部高速比较器这几个部分组成。其中具有6倍参考时钟倍乘器的DDS芯片是由32位相位累加器、正弦函数功能查找表、D/A变换器以及低通滤波器集成到一起。这个高速DDS芯片时钟频率可达180MHz， 输出频率可达70 MHz，分辨率为0.04Hz。
AD9851的原理
AD9851可以产生一个频谱纯净、频率和相位都可编程控制且稳定性很好的模拟正弦波，这个正弦波能够直接作为基准信号源，或通过其内部高速比较器转换成标准方波输出，作为灵敏时钟发生器来使用。
AD9851的各引脚功能如下，引脚排列.
D0～D7：8位数据输入口，可给内部寄存器装入40位控制数据。
PGND：6倍参考时钟倍乘器地。
PVCC：6倍参考时钟倍乘器电源。
W-CLK：字装入信号，上升沿有效。
FQ-UD：频率更新控制信号，时钟上升沿确认输入数据有效。
FREFCLOCK：外部参考时钟输入。
CMOS/TTL脉冲序列可直接或间接地加到6倍参考时钟倍乘器上。在直接方式中，输入频率即是系统时钟；在6倍参考时钟倍乘器方式，系统时钟为倍乘器输出。
AGND：模拟地。
AVDD：模拟电源(+5Ｖ)。
DGND：数字地。
DVDD：数字电源(+5Ｖ)。
RSET、DAC：外部复位连接端。
VOUTN：内部比较器负向输出端。
VOUTP：内部比较器正向输出端。
VINN：内部比较器的负向输入端。
VINP：内部比较器的正向输入端。
DACBP：DAC旁路连接端。
IOUTB：“互补”DAC输出。
IOUT：内部DAC输出端。
RESET：复位端。低电平清除DDS累加器和相位延迟器为0Hz和0 相位，同时置数据输入为串行模式以及禁止6倍参考时钟倍乘器工作。
AD9851在信号源中的应用
为了能够完成调频、调幅、调相的各种功能，要向AD9851输入频率/相位控制字，这是通过AD9851和微处理器相连接来实现。可以和AD9851的数据线直接相连接的单片机类型很多，本文中选用的是Atmel公司生产的单片机AT89S51，如图6所示，为AT89S51和AD9851的硬件串行接口框图。当然也可以选用AT89S52、MCS51、AD9851、AD9850等。
AD9851在本系统的应用电路
由于AD9851是贴片式的体积非常小，引脚排列比较密，焊接时必须小心，还要防静电，焊接不好就很容易把芯片给烧坏。还有在使用中数据线、电源等接反或接错都很容易损坏芯片。所以在AD9851外围采用了电源、输入、输出、数据线的保护电路。为了不受外界干扰，添加了不少的滤波电路，显得整个电路完美。
低通滤波器（LPF）
为了使输出的频率不受高频斜波的干扰，所以选用了两级的π型LC低通滤波器，其动态范围宽0～83MHZ,增益高83MHZ时刚衰减1.4DB，波形图如图8。输入、输出阻抗为50Ω。
锁相环频率合成
由于DDS的准确度决定于它的基准信号，所以采用准确度、稳定度比较高的锁相环频率合成为DDS芯片提供基准信号。MC145151是MOTOROLA公司生产的大规模集成电路，它是一块采用半行码输入方式置定、由14根并行输入数据编程的双模CMOS－LSI锁相环频率合成器，其内部组成.
RA0、RA1、RA2（5、6、7）：参考分频地址码输入端。14×8ROM参考（基准）译码器通过地址码的控制对14位÷R分频器进行编程，使得R分频比有8种选择。本电路中选用的是第二种分频比128，分频模式为：RA0 1，RA1 0，RA2 0。地址码与分频的关系
锁相环频率合成MC145151在本电路中的应用
为了使锁相环频率合成能够锁定在30MHz，本电路（图10）的基准选用12.8MHz的高精度、高稳定度的温度补偿晶体振荡器，分频比为128，所以根据公式，它的步进为100KHz。它的N应该为300，化为二进制为100101100。把N送到MC145151就能准确的把频率锁定在30MHz 的稳定频率。
压控振荡器（VCO）
本电路(图11)选用了电容三点式分立元件的压控振荡器（VCO），它与MC145151芯片构成锁相环，为了使AD9851能够经6倍频后输出最高频率，VCO必须控制在30MHz。
缓冲放大器
由于压控振荡器（VCO）起振产生的频率的电压幅度远达不到DDS的基准5V所要的要求。为了使压控振荡产生的频率更加稳定，所以先加了一级电流缓冲，后再放大，正好满足DDS的基准的要求。详细电路如下图12：
单片机控制的整体电路
本系统的微处理控制器选用的是AT89S51，它是美国Atmel公司生产新一代的51芯片，Atmel公司对89S51/2在工艺上进行了改进，采用0.35新工艺，成本降低,而且将功能提升,增加了竞争力。89CXX与89SXX可以兼容。更重要的是AT89SXX支持在线编程，非常方便。
存储芯片采用I2C总线标准的是容量是2K的普通外部存储芯片24C02，它也是美国ATMEL公司的低功耗CMOS串行EEPROM，它是内含256×8位存储空间，具有工作电压宽（2.5～5.5V）、擦写次数多（大于10000次）、写入速度快（小于10ms）等特点。
系统中的 DM-162带有背光的液晶模块，它是字符型液晶模块，是5x7点阵图形显示字符的液晶显示器，它显示的容量为2行16个字，具有简单而功能较强的指令集，可实现字符移动/闪烁等功能。与MCU的传输可采用8位并行传输或4位并行传输两种方式。其微功耗、体积小、显示内容丰富、超薄轻巧的诸多优点，在仪表、仪器和低功耗应用系统中得到越来越广泛的应用。整体电路如图案13。
功率放大
根据设计要求，选择能够满足功率增益10dB，输出1W，频率领域1M~50MHz条件的晶体管。在此，使用2SCl970。输入电路可以将阻抗做50Ω---12.5Ω之变换。频带为1MHz~50MHz之宽带，因此，使用变压器L1做为阻抗变换。T2直接使用了RFC(高频扼流圈)，使其在1MHz~50MHz时的阻抗值比50Ω大。
