1 异步FIFO设计
异步FIFO由FIFO主控模块(包含存储单元)、读地址及空标志产生模块、写地址及满标志产生模块、异步比较模块4部分组成,结构图如图1所示。整个FIFO分为2个独立的时钟域,即读时钟域和写时钟域,FIFO的存储介质为一块双口RAM,可以同时进行读写操作。在写时钟域部分,由写地址及满标志模块产生写地址和写满标志信号,写时钟信号和写使能信号由系统数据生成模块给出,写入的数据由主控模块存储在双端口RAM中;在读时钟域部分,由读地址及空标志模块产生读地址和读空标志信号,读时钟信号由系统时钟通过分频器得到,读使能使用视频同步信号中的行同步LVAL信号,读出数据由主控制模块从双端口RAM中读出并连同视频同步信号一起发送到Camera Link接口。由异步比较模块对读、写地址进行比较,并产生将满(nfull_n)、将空(nempty_n)信号。
![](http://www.21ic.com/d/file/201104/98d1c1266f72cca367d705a5d5bab431.gif)
2 设计的难点
对于通用的FIFO,不能直接应用到Camera Link接口中,也不能通过简单修改现成的FIFO模块而得到,这是因为异步FIFO的设计存在以下难点:
(1)亚稳态问题:在信号传输中,每种触发器都有时序要求,并在工作过程中存在数据的建立时间和保持时间。对于使用上升沿触发的触发器来说,建立时间(Setup Time)是在时钟上升沿到来之前,触发器数据保持稳定的最小时间;而保持时间(Hold Time)是在时钟上升沿到来之后,触发器数据还应该保持的最小时间。在时钟上升沿前后的这个窗口内数据应该保持不变,否则会使触发器工作在一个不确定的状态,即亚稳态。如图2所示。当触发器处于亚稳态,且处于亚稳态的时间超过了一个时钟周期时,这种不确定的状态将会影响到下一级的触发器,最终导致连锁反应,从而使整个系统功能失常。
![](http://www.21ic.com/d/file/201104/abe8d5a269bfcd6027370df9de077074.gif)
(3)Camera Link接口的匹配:由于异步FIFO在控制数据时序的同时,还要产生视频同步控制信号,并按照控制信号的时序将数据读出。设计中,只用到Camera Link接口中的帧有效信号FVAL和行有效信号LVAL,当FVAL和LVAL信号为高时,才能将数据读出,为低时,数据不能读出。所以双重的时序控制很难稳定,Camera Link接口的匹配也很难达到要求。
3 问题的解决
(1)高速的格雷码指针:对于亚稳态问题,采用高速的格雷码指针来解决。设计中读、写地址采用格雷码,用两组寄存器作为格雷码指针。一组二进制计数器,而另一组用来存放二进制码到格雷码转换(Binary-to-Gray)的值。图3是高速格雷码计数器的示意图。加法器的附加条件分别是读(或写)使能和空(或满)标志。当读(或写)使能有效(高电平)且FIFO存储器处在非空(或非满)状态时就对二进制序列加一,否则二进制序列加零(保持不变);然后通过Binary-to-Gray电路将二进制bnext转换为格雷码gnext,这个转换电路是由n个二输入异或门组成,在下一个时钟沿gnext被存到格雷码指针中。
![](http://www.21ic.com/d/file/201104/ae69909759ac99311b2a9e8a9d615919.gif)
![](http://www.21ic.com/d/file/201104/020caa0aed7c6f10efcc0ed3b9ce5e8a.gif)
![](http://www.21ic.com/d/file/201104/5abd48bd61cd2fbb37275afafc3ce44d.gif)
![](http://www.21ic.com/d/file/201104/1eeb4b0f2f8578d307a12e7f63905002.gif)
![](http://www.21ic.com/d/file/201104/626419071f767336d8f8498b47b8d379.gif)
由于对FIFO的读要严格按照控制信号的时序,依次将写入到双端口RAM中的像素数据读出,也就是当帧有效信号FVAL为高电平,行有效信号LVAL由低电平跳变到高电平时,读出的是该行的第一个像素数据;并依次按照行频和帧频将像素数据发送到Camera Link接口中。所以要解决以下几个问题:
首先是读时钟信号与写时钟信号的匹配问题。设计中采用分频器将系统时钟分频,并与写时钟相近,作为读时钟,这样可以避免频繁产生空、满信号。
其次,读操作控制信号的确定。通常的设计中,读出数据和读地址加一都在读使能信号的控制下完成。但设计中增加FVAL和LVAL信号后,数据的读出和读地址的增加都是在LVAL和FVAL信号为高时完成,因此就不能用通常设计中的读使能信号作为读操作的控制信号,设计中用LVAL做为读操作的控制信号,从图1中也可以看出。这样,当LVAL为高电平时,就可以实现每次地址加一,读出一个数据。当LVAL为低电平时,地址不增加,数据也不被读出。
最后,FVAL和LVAL信号的产生。设计中通过计数来实现,那么触发计数的信号如何选取呢?通过上面分析知道,读地址的增加和数据的读出都是在LVAL信号的控制下完成的,而LVAL信号也要与读出的数据一一对应,也就是说LVAL计数每次加一就会有一个数据读出,所以采用通常设计中的读使能信号作为LVAL和FVAL计数的触发信号,便可以实现Camera Link接口的控制信号对图像数据的控制。
4 验证结果
将程序下载到FPGA中,使用开发工具Quartus II6.0中自带的逻辑分析仪SignalTap对FIFO中的信号进行采样监测,采样结果如图7、图8所示。结果表明信号时序准确,数据和地址无毛刺现象。从图7可以看出,当LVAL信号为低时,读地址不增加并停止读,满足时序要求。图8中rdata为读出数据,值为0~9,lval_count为LVAL信号的计数寄存器,计数值为0~369,其中高电平为0~319。从图中看出:读出数据值和lval_count的尾数值一一对应,也就是说LVAL与读出数据一一对应。结果表明其可以为Camera Link接口提供稳定的数据及控制信号。
![](http://www.21ic.com/d/file/201104/744c086f071f58a16bdfb7556e13f9b4.gif)
参考文献
[1] 夏宇闻.Verilog数字系统设计教程[M].北京航空航天大学出版社,2003.
[2] 魏芳,刘志军,马克杰.基于Verilog HDL的异步FIFO设计与实现[J].电子技术应用,2006(7):97-99.
[3] 陈骥,王鑫,曹久大.高速CCD激光移位传感器[J].光学精密工程,2008(4):611-616.
[4] 刘洪波,龙娟.异步FIFO状态判断的研究与设计[J].微电子学与计算机,2007,24(3).
[5] 黄平,何虎刚,徐定杰.导航接收机的非对称异步FIFO设计[J].弹箭与制导学报,2008,28(1).
[6] 万秋华,孙莹,王树浩,等.双读数系统的航天级绝对式光电编码器设计[J].光学精密工程,2009(6):52-57.