被称之为“堆叠硅片互联技术”的3D封装方法采用无源芯片中介层、微凸块和硅通孔 (TSV)技术，实现了多芯片可编程平台。对于那些需要高密度晶体管和逻辑、以及需要极大的处理能力和带宽性能的市场应用而言，这些28nm平台和单芯片方法相比，将提供更大的容量，更丰富的资源，并显著降低功耗。 本文要解答堆叠硅片技术一些常见问题。
1.所谓的“超越摩尔定律”是什么意思?
答：到目前为止，FPGA 的所有工艺节点都遵循摩尔定律的发展，逻辑容量提高一倍，则成本降低一半。遗憾的是，仅仅依靠摩尔定律的发展速度，已不能满足市场对可控功耗范围内实现更多资源以及更高代工厂良率的无止境的需求。堆叠硅片互联技术使赛灵思能够推出一款可有效解决上述难题的可编程解决方案。
2.为什么客户不能简单地把两个或更多 FPGA 连接起来实现大规模设计?
答：这种简单连接的方法有三大缺点：一是可用 I/O 数量有限，不足以连接用以供分区设计中不同 FPGA 间信号传输的复杂网络，同时也难以连接 FPGA 到系统其它器件;二是 FPGA 间传输信号的时延限制了性能;三是在多个 FPGA 之间用标准器件 I/O 创建逻辑连接会引起不必要的功耗。
3.使用堆叠硅片互联技术时有没有特殊的热管理要求?
答：没有。由于中介层为无源的，因此除了FPGA 芯片消耗热量外，不存在其它散热问题。因此，如果这么大的单片器件可以制造， 采用堆叠硅片互联技术的 FPGA 产品就相当于一个单芯片。
4.堆叠硅片互联技术是否可靠?
答：是的，很可靠。由于较薄的硅中介层可有效减弱内部堆积的应力，一般说来堆叠硅片互联技术封装架构的内部应力低于同等尺寸的单个倒装 BGA 封装，这就降低了封装的最大塑性应变，热机械性能也随之得以提升。
5.堆叠硅片互联技术生产的 FPGA主要针对那些人群?
答：任何需要超过现有逻辑密度水平的高密度 FPGA 的客户都能受益于采用堆叠硅片互联技术的 FPGA 产品。通信、医疗、测试和测量、航空航天和国防、高性能计算以及ASIC 原型设计(仿真)等市场领域的客户，当他们希望使用FPGA来部署其下一代的、最苛刻的应用时， 都将有机会受益于早期供应的资源最丰富的FPGA器件。由于无需在相邻 FPGA 间通过 I/O 接口和 PCB 走线来驱动芯片，因此此前在系统中使用多个 FPGA 的设计人员， 将享用到FPGA芯片之间更高的带宽、更低的功耗、以及更快速的连接方式。
6.就采用堆叠硅片互联技术的产品而言，赛灵思有哪些设计指南?
答：赛灵思的 ISE设计套件将提供新的功能，助力基于堆叠硅片互联技术的 FPGA 产品的设计工作。其中有设计规则检查(DRCs)和软件信息可引导用户实现 FPGA 芯片间的逻辑布局布线。此外，PlanAhead 和 FPGA Editor功能增强了基于堆叠硅片互联技术的 FPGA 器件的图示效果，有助于开展互动设计布局规划、分析及调试。与此同时，我们也正在编写并推出可以为用户提供详细的最佳设计实践指南的应用手册。
7.客户必须进行设计分区吗?软件能否直接为他们进行设计分区?
答：软件可自动将设计分配到 FPGA 芯片中，无需任何用户干预。如果需要，客户可在特定 FPGA 芯片中进行逻辑布局规划。在没有任何此类约束的情况下，软件工具可让算法智能地在 FPGA 芯片内放置相关逻辑，并遵循芯片间和芯片内的连接和时序规则。
