引 言
随着单片机技术的发展和单片机芯片价格的下降，利用多个相同类型或不同类型的单片机构成一个多单片机系统，可以获得良好的系统灵活性和性能价格比，如可以用一个AT89C52单片机作多功能外围器件芯片。系统内多个单片机之间的通信可以有多种方式，如硬件UART、片内SPI／I2C总线、软件模拟SPI／I2C总线、I／O口、双口RAM和基于I2C总线及FRAM的通信方式。其中，基于串行总线(SPI或I2C)及串行接口存储芯片(FRAM或SRAM，如DSl302芯片内的SRAM)的通信方式是一种简单、高效、实用的解决方法。此时，系统可以有多个主机，需要解决串行总线的仲裁问题，即在某一个时刻只允许一个主机占用串行总线。在参考文献[1]和[4]中，分别采用测试序列和时间片的软件仲裁方法实现，需要占用CPU的处理时间，且在仲裁过程中有可能受到外部干扰，因此对软件编程的可靠性有较高的要求。本设计利用优先编码器74HCl48和译码器74HCl38，通过硬件方式进行总线仲裁．使仲裁所需时间大为缩短，可靠性得到提高。
下面着重以n=8个主机系统为例说明串行总线硬件仲裁的实现方法，并将其推广
1 译码器74HCl38功能简介
74HCl38是十分常见的三线一八线译码器。该译码器有3个输入A2、Al、A0，它们总共有8种状态的组合，可以译出8个输出信号Y0～Y7。从所列的74HCl38真值表中可以看出：当STA、STB、STC不满足使能条件时，Y0～Y7输出为1，均为无效信号；而当74HCl38满足使能条件时，Y0～Y7其中一个为0，即有一路有效信号(由A2、Al、AO决定)，其余为1。(74HCl38引脚排列参见图1)
2 优先编码器74HCl48功能简介
74HCl48是八线一三线的优先编码器。该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码器工作状态标志GS。从表2所列的74HCl48真值表中可以看出：当EI=1时，不论8个输入端为何种状态，3个输出端均为高电平，且输出使能端和状态标志端均为高电平，编码器处于非工作状态；当EI=O，且至少有一个输入端有编码请求信号(逻辑O)时，GS为0，表明编码器处于工作状态，否则为1。由真值表可知，在8个输入端均无低电平输入信号和只有输入O端(优先级别最低位)时，A2AlAO均为111，此时可由GS的状态加以区别。当GS=1时，表示无输入信号，A2A1A0=111为非编码输出；当GS=O时，A2AlA0=111表示响应输入O端为低电平时的编码输出。E0只有在EI为0，且所有输入端为l时，输出为0，用于级联。
可知，输入优先级别的次序依次为17，16，15，14，13，12，11，10。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平时，输出端才输出相对应的输入端的代码；同时，74HC148的编码输出为反码。例如，当17为O时，编码输出为000。(74HC148引脚排列参见图1)
3 硬件仲裁的实现
利用74HC148和74HCl38可实现8个主机的硬件仲裁，电路原理如图1所示。该电路以I2C总线芯片(如FM24C64)作为数据交换芯片。电路提供3种类型的信号：Ask、Reply、Status。Ask为总线请求信号，Reply为总线请求的返回信号，Status为总线状态。从图1可知，Ask的有效请求信号为低电平。当Ask0～Ask7都为高电平时，GS(Status)输出为高电平，此时74HCl38处于无效的工作状态，Reply0～Reply7均为高电平信号。只有当AskO～Ask7中至少有一个低电平时，GS(Status)输出为低电平，使74HCl38处于译码状态，Reply0～Reply7至少有一个低电平输出，故Starus为低电平表示总线被占用。
每个主机需要提供3个I／O口作为控制线和状态线用于总线仲裁，2个I／0口用于读写I2C总线。
以CPUA为例，当CPUA需要占用总线时，首先检查Status的状态，若为高电平，说明总线没有被占用，若为低电平，说明总线已被占用；当CPU没有占用总线时，CPUA可以发出总线申请信号(将Ask0置为低电平)。此时，也有可能有多个CPU同时发出总线申请信号，但只有优先级别最高的CPU申请有效。因此，CPUA随即检查Reply0的电平，若为低电平，则说明成功申请到总线，可以对I2C总线进行数据操作；否则，总线被其他CPU所占用，需要在Status为高电平时继续申请。
以图1为例，其中CPUH的优先级最高。必须说明的是，由于74HCl48输出的编码为反码，
当74HCl48的17输入为低电平时，编码输出应为000，经74HC138译码输出Y0为低电平。同样，16对应Yl，依此类推。
CPU在发出申请之后，如果没有成功获得总线，就必须立即撤消总线申请信号(Ask置为高电平)，否则将影响其他CPU的总线申请；如果成功获得总线，则在完成数据处理后，也必须立即撤消总线申请信号。
有关的软件编程也是相当简单的，以MCS51单片机为例；
在软件方面，还需要对I2C芯片(如FM24C64，8 KB)的地址空间进行分配。可以根据需要给每一个主机分配一个连续的地址空间，空间大小可以不等，例如CPUA获得AddrA的地址空间。在AddrA中，再进行细分，例如CPUC与CPUA通信的地址为AddrAC。当CPUC需要传送数据给CPUA时，只需将数据写入AddrAC的地址中，而由CPUA在获得总线后读取AddrAC的数据，从而完成数据传送的过程。使用I2C芯片作为数据芯片，必须保证在每一个CPU没有获得总线的情况下，对应的SDA和SCL口线保持为高电平。
图l可用于主机数量小于或等于8个的情况。
当主机数量大于8个(如16个)时
HCl48通过级联实现十六线一四线的优先编码，同时利用2片74HCl38通过级联实现四线一十六线译码。级联的方法请见参考文献[5]。必须注意的是，级联后，某个CPU的Ask和Reply必须是一一对应的。
4 总线预约
由于8个主机的请求线Ask0～Ask7存在不同的优先级，当系统对实时性能要求较高时，可以通过3个控制线实现总线预约功能。本文以MCS5l系列单片机CPUA为例说明。
方法一：将Status状态线经“非”门后接入CPUA外部中断INTO或INTl(外部中断设置为下降沿触发)，当其他高优先级释放总线后，Status端出现下降沿，使CPUA进入中断，使得CPUA可及时获得总线。
方法二：将Reply0接至CPUA的外部中断INT0或INTl(外部中断设置为下降沿触发)，当CPUA需要尽快获得总线时，将AskO置为低电平；当其他高优先级释放总线后，Reply0即由高电平变为低电平，CPUA进入中断，从而获得总线。
结语
利用74HCl48和74HCl38组成多主机系统的硬件仲裁逻辑，电路简单、可靠，CPU的处理时间极短，性能稳定。笔者已将该技术应用于实际的数据采集系统中，系统运行可靠。在串行芯片的选择上，铁电存储器(FM系列)存储速度快(I2C总线频率可达lMHz，SPI总线频率可达25MHz)，写入数据没有延时，读写次数为100亿次，低功耗操作，容量大，可以由软件模拟实现I2C和SPI总线，适合各种类型的单片机，是十分理想的存储芯片。
