摘 要：提出了利用MATLAB提供的SIMULINK工具箱，对1.5位/级10位流水线结构模数转换器系统进行仿真的新方法。用SIMULINK建立起每级的仿真模型，并将其封装成一个模块，然后把9级模块级联起来，建立起系统的模型。运行结果表明，该方法是可行的。
关键词：SIMULINK；流水线；模数转换器；仿真
随着电子技术的发展，仿真在电子电路系统中的应用越来越受到人们的普遍关注。目前，可用于电子电路系统的仿真计算的软件很多，比较常见的有PSPICE、MATLAB等。PSPICE非常适合在电路仿真中应用，它有丰富的电路元件库。而MATLAB则是一个用于系统仿真的理想软件。MATLAB是一种面向科学与工程计算的高级语言，SIMULINK是其提供的一个图形化仿真环境，同时也是一个集建模、仿真和分析于一体的工具箱，利用SIMULINK可以方便地对用传输函数、微分方程和状态方程描述的系统进行建模和仿真。
目前，数字信号处理技术在许多通信系统的信息传输中得到了越来越广泛的应用，而在要处理的模拟信号与数字信号处理系统之间需要一个模数转换界面，把模拟信号转换成数字信号，以
1.5位/级10位流水线模数转换器结构分析
1.5位/级10位流水线模数转换器采用了图1所示的结构，共九级实现10位数字输出。每级流水线包括子模数转换器（ADC）、子数模转换器（DAC）、减法电路和增益电路。输入的模拟信号经采样保持（S/H）后送到第一级，每级子ADC产生两位数字输出，同时保持的输入信号减去由子DAC变换输出的模拟量，余量被残差放大器放大2倍后送入下一级。其中前八级，采用相同的1.5位/级，第九级则是一个标准的2位flash ADC。由九级产生的18位数字量送到数字校正电路，产生10位数字输出。
这种流水线结构的每级应用框图如图2所示。为了简单一些，图中只画了单边结构，实际应用中是采用全差分结构。这里采用了开关电容电路，在两相不交叠时钟下工作。在第一相时钟其间，输入信号Vin被加到子ADC上，子ADC有两个比较电压，Vref/4，-Vref/4。输入信号的变化范围是从-Vref到+Vref（差分结构）。同时，输入信号Vin也被加到采样电容Cs和Cf上。在第一相时钟结束时，Vin通过Cs和Cf被采样，并且子ADC的输出被锁存。在第二相时钟时，Cf另一端接到运放的输出端，形成负反馈。而Cs的另一端则接到DAC的输出端。通过这个结构在Vo端将产生残差输出。子ADC的输出通过一个模拟多路器来选择DAC的输出电压Vdac。1.5位/级流水线模数转换器的每级传输函数如下。
1.5位/级10位流水线模数转换器的仿真模型 还可以改变模型中子模块的参数，来观察它对整个系统功能的影响。例如，可以改变增益模块中的增益值，即给系统添加一个增益误差，通过模拟可以发现它使系统的输出在±1
本文建立的10位流水线模数转换器是由九级级联而成的，前8级采用了相同的结构。下面给出了前8级每级的模型以及第九级的模型，如图3所示。
图(a)中子ADC模块是对采样以后的模拟信号与参考电压进行比较输出两位的数字量，同时这两位的数字量经译码器译码后送到子DAC，作为子DAC进行数模转换的依据。子DAC模块主要是根据子ADC提供的数字量进行模数转换，输出一个模拟量送到加法器。图(b)是一个标准的2位flash结构的模数转换器，其原理及实现的功能跟上述子ADC基本相同。
1.5位/级10位流水线模数转换器系统的仿真
图4是1.5位/级10位流水线模数转换器的九级系统模型，其中上面的前8个框图结构与图3中的图(a)相同，第九个框图与图(b)相同。图中的下半部分为数字校正电路，因为有了这部分数字校正电路，使模数转换器对子ADC中比较器的要求大大降低，其误差可以达到±1/2LSB。
根据图4建立的1.5位/级10位流水线模数转换器的九级系统模型，对系统进行了仿真，其仿真结果如图5所示。这里Vref为1V，图5(c)是第一级的残差输出，它也代表了每级的传输曲线，可以看到模拟结果与式(1)所列的传输函数相符合。图5(e)为10位数字输出，可以看出它与理想的模数转换器结果基本符合。图(f)为三级1.5位/级流水线模数转换器的数字输出，通过跟图(e)比较可以发现，流水线的级数越多，结果越精确。通过这些比较可以看出，本文采用的仿真方法可行。
结 论
利用SIMULINK建立了1.5位/级10位流水线模数转换器的系统模型，对其性能进行了仿真，同时对系统中的某些关键参数进行了修改，分析了参数变化对系统的影响。通过前面的一系列模拟分析，可以看出MATLAB为系统设计和分析带来方便。
参考文献：
1 Andrew M. Abo and Paul R.Gray. A 1.5-V,10-bit,14.3-MS/s CMOS Pipeline Analog-to-digital Converter [J].IEEE Journal of Solid
State Circuits, vol. 34, pp.599-605, May 1999 2 Paul C. Yu and Hae-Seung Lee. A 2.5-V, 12-b, 5-Msample/s
Pipelined CMOS ADC [J].IEEE Journal of Solid State Circuits, vol.
3 Jun Ming and Stephen H. Lewis. An 8-bit 80-Msample/s Pipelined Analog-to-digital Converter With Background Calibration [j].IEEE Journal of Solid State Circuits, vol. 36, pp.1489-1497,October 2001
4 黄忠霖.控制系统MATLAB计算及仿真[M].北京: 国防工业出版社, 2001
