十多年前，全球半导体工业似乎面临着一个不可逾越的挑战。不断变窄的工艺技术带来的开发和制造成本的快速提升威胁着全球半导体工业的继续增长。由于这些新工艺的复杂性带来了内在的不可避免的成本提升，需要一种新的商业模式的出现来维持增长曲线。后来，台积电及其纯代工商业模式应运而生，允许公司在不承担巨额工艺开发和制造费用的前提下来革新、设计产品并将其推向市场。
从那时起，代工商业模式催生了无晶圆厂半导体工业的诞生，在20世纪90年代期间，其促进了整个半导体市场的显著增长，市场总值达到2,200亿美元。博通、Nvidia、赛灵思和Altera都是无晶圆厂模式的成功例子。然而，由于终端市场出现了一些极具挑战性的动态，如今全球半导体工业正面临着另一个基础性转变。
1、终端市场状况
消费者的力量
20年前，公司和军方是全球半导体产品采购的主要力量(采购额高达70%)。
市场分割
另外一个新出现的现象是市场分割。大容量市场并不是人们通常想象的那样。以火爆的高清电视市场为例，虽然从整体上来看市场规模相当大，但是高清电视有屏幕大小、分辨率高低和功能多少之分，所有这些都需要进行客户化定制。此外，当在全球部署高清电视时，不同地区使用不同的视频调制标准。因此，总量上看起来高达数亿部的市场实际上根据地区需求、特色和功能不同被分为较小的多个部分。此外，经常性地进行产品差异化区分变得势在必行。这对ASIC开发者来说相当不利，因为他们的开发周期通常很长，这与产品快速面世的要求直接发生了冲突。
投资回报率(ROI)困局
进行研发(R&D)预算受到极大的压力。即使对无晶圆厂公司来说，开发单一产品的成本，包括设计、验证、工具、IP核、晶片和掩模也累计高达数百万美元，每个芯片设计的投资回报率变得更加难以实现。如今，开发一个90nm芯片的成本通常超过2,000万美元。假如研发成本占销售收入的20%，这种产品可以获得20%的市场份额，那么只有一个总量高达5亿美元的市场机会才能收回研发成本。由于上述的市场分割状况，对一个产品来说，并没有很多市场可以达到如此大的规模(而且一个产品通常很难占据20%的市场份额)。
为了解决成本问题，一些半导体公司试图将设计转向劳动力更廉价的地区(离岸设计)。然而，这样做只能解决一部分问题。因为，它无助于减少开发工具、IP和掩模方面的成本，也不能缩短设计时间或者减少出错的几率，此外还经常会带来其它问题。
投资回报率问题严重影响着大大小小各种类型的芯片公司。无论芯片公司为特定终端市场生产ASIC还是生产ASSP来增加他们现有的产品种类，最新工艺的开发成本都相当巨大，以至于找到一个容量足够大的市场来收回投资变得更加困难。对手机和游戏控制器市场来说，这不是问题，但是一家公司必须努力去发现另外价值5亿美元的市场！
被泡沫时期的虚假繁荣所严重伤害的风险投资家们如今更加关注投资效率，当然，他们也在继续寻找下一个可能的大机遇。现在他们关注那些前期投资较少、市场和技术风险较低的投资机会。很少有风险投资家愿意支付2,000万到4,000万美元来开发前途未卜的芯片。降低产品开发成本以及在合适的时间开发合适的产品的创造性方法变得至关重要，只有如此才能吸引风险投资家重回半导体市场。
2、对半导体市场的影响
终端市场的激烈竞争导致以下几个趋势的出现：首先是消费者并没有得到最佳解决方案，而且选择更少。ASIC和ASSP公司通过开发可以应用于多个市场或者市场部门而非单一市场的“扩展集”来解决投资回报率问题，这些
“扩展集”包含一些也许客户并不需要的特性和功能。其次是新创ASIC公司数量和可用ASSP产品数目更少。
最后，由于没有清晰和可靠的投资资本回报，如今很多风险投资家都不愿意对新项目和初创半导体公司进行投资。高额的开发成本、较长的面世时间以及出错的巨额代价使得投资效率大有疑问。
3、新技术带来新的商业模式
最近，一种新型芯片进入市场。这种被行业媒体称为“结构化ASIC”的芯片实际上是包含标准、预制成的基极层和一小部分可客户定制的顶层在内的ASIC。采用这种芯片，任何单一产品的掩模成本将较使用标准单元ASIC大幅下降。公司可以创造为特定市场部门优化的产品而无需在产品魅力和开发成本之间苦苦权衡。
使用FPGA前端设计流可以简化结构化ASIC的开发，并允许设计师完全控制性能、功率和密度定义。这一流程包括使用一个高密度FPGA作为初始设计平台来
在产品不同的量产级别，系统制造商已经充分利用了这项技术。你可以在路由器、服务器、移动基站甚至平板显示器和电视机机顶盒等数字消费类产品中发现结构化ASIC的身影。
然而，令人激动的新趋势在于，那些对于投入数亿美元扩展产品种类或者进入新市场相当谨慎的半导体公司正在利用结构化ASIC并且将这项技术转变为一种新的和节省成本的商业模式。将FPGA应用到结构化ASIC方法中可以被视为一种虚拟的代工模式，ASSP公司只需开发或者将其持有的私有IP集成到结构化ASIC中并贴上自己的标签进行产品销售。这给了他们更快的上市时间和快速、有效的市场反应能力，并且允许他们以最小化的成本来应对消费者需求变化或者竞争对手产品的改变。
将FPGA送到不同客户手中来收集他们对特性和功能的需求的能力使得ASSP公司可以开发一种适用于固定的多客户基础的产品或者为一个容量巨大的市场开发一款高度专业化的芯片，所有这些都可以使用相同的开发平台。
实质上，这种模式也是无晶圆厂模式的一种扩展。FPGA/结构化ASIC公司可以通过利用代工厂来保证产能和成本效益。最终， ASSP或者ASIC公司拥有的最有价值的东西是其私有IP，他们的核心竞争能力并不在于芯片制造和后端设计。无晶圆厂半导体公司可以将上述工作留给代工厂和可编程芯片公司来完成，他们已经制造出大量现货供应的产品，并且由于一款芯片可以服务很多客户从而或者几倍于投资的收益。这种模式带来的很重要的一点好处在于它同时允许无晶圆厂公司直接进入最先进的工艺技术阶段，而此前通常由于成本限制，他们只能使用并非最先进的工艺。
这种新的模式对半导体行业初创公司极其投资者来说非常重要，因为它可以使一个不太引人注意的机会转变为人们关注的焦点。通过避免ASIC开发带来的高成本，初创公司可以快速将其产品、概念和创新推向市场，然后锁定任何功能方面的错误，无需或者只需要最小化的额外投资就可以做出需要的改变。假如市场时机良好，初创公司可以无缝地将FPGA转换为更低成本、更低功耗的结构化ASIC并将其推向量产。所有这些流程的成本加起来只是开发ASIC芯片的一部分。
很多半导体公司已经认识到FPGA到结构化ASIC方法的独特价值：像德州仪器和英飞凌这样的大公司以及TelASIC等初创公司已经将其应用到几乎所有市场部门，从高端通信系统到成本高度敏感的消费类应用无所不包。这些公司采用不同的方法支持这种模式：在芯片上标志自己公司的名字；使用结构化ASIC产品来试探市场反应；基于需求快速实现产品量产；或者简单地将其作为吸收标准、协议和新消费者特性需求的快速变化的发动机。那些理解这种商业模式的风险投资家们开始更多地要求他们进行投资的初创公司使用这种模式。
4、全球半导体工业的下一阶段
自从20世纪60年代早期发明第一块芯片以来，全球芯片工业经历了很多变化。起初，IDM自己完成从制造到销售的所有流程。接下来随着流程工艺沿着摩尔定律曲线发展，制造成本的提升催生出了代工厂，接着是无晶圆厂商业模式的应运而生。随着EDA行业的出现，公司可以将注意力集中在他们的核心竞争能力上。当这种趋势继续下去以及摩尔定律持续有效，将通过他们拥有的IP来定义行业参与者，IP也成本所有半导体公司最本质的东西。最后，只有IP才拥有最高价值、只有IP才能吸引风险投资家进行投资、只有IP才能决定一个产品在市场中的去留。
全球半导体工业的新阶段即将来临。赢得未来的关键在于能够将更多的IP和系统观点快速地推向市场，并且尽可能地降低成本。这种趋势正迅速地带来一个事实：半导体工业的创新，无论技术创新和商业模式创新都将以令人惊讶的速度出现。
Cadence欲靠“锦囊”获得持续增长动力
&nbs
EDA协会(EDAC)市场统计服务部门发布的报告称，2005年全球EDA营收总计45.7亿美元，比2004年的44.3亿美元增长3%。报告显示，2005年第四季度，EDA营业收入达到12.5亿美元，比上年同期增长5%。
对于EDA行业的小幅增长，这一行业的领头Cadence公司功不可没。据首席执行官Mike Fister介绍，2005年整个公司实现了11%的增长，高于原先的预期，而更是高于全行业8个百分点，利润达到了4.26亿美元。第四季度，与飞思卡尔签属了全面合作协议，后者在整个“产品流程”中使用cadence公司的工具，合约金额达到了1.4亿美元。
Mike Fister先生将业务增长的领域归功于数字电路、混合信号和验证市场，而新的营销模式将会加速整个公司业务的再一次飞跃。目前，cadence公司的Kits产品在美国和欧洲市场受到客户的欢迎，在同领导性半导体公司的合作进展非常顺利。因为Kits一方面帮助客户进入了新的设计领域，另一方面极大地提高了客户的设计效率。
